首页 下载 编程语言 硬件开发 下载详情 VerilogHDL在FPGA中实现的数字时钟 上传:keyboard_ 浏览: 27 推荐: 0 文件:RAR 大小:308.28KB 上传时间:2019-01-19 20:16:10 版权申诉 本实验实现一个能显示小时,分钟,秒的数字时钟。 立即下载 上传资源 微信扫一扫 用户评论 提交评论