FPGA轻松实现高速IO串口-Xilinx公司技术营销部制

介绍 I/O性能极限………………………………………………......................................................…………………….....1 针对I/O的数字设计解决方案………………………………………………………………………..……….………………….1 千兆位级串行技术介绍…………………………………………………………………………………………………………..1 数字电子通信的历史……………………………………………………………………………………………..……….……..2 基本I/O概念……………………………………………………………………………………………………………..……….3 差分信号………………………………………………………………………………………………………………..….4 系统同步、源同步和自同步………………………………..………………………………….…………………………...5 并行传输…………………………………………………………………..…………………………….………………….10 I/O技术的不断改进………………………………………………………………………….………………………..……… ...10 为何需要千兆位串行I/O? 设计考虑…………………………………………………………………..……………………………………………….……11 千兆位串行I/O的优势…………………………………………………………………………………………………………..11 最大数据流…………………………………………………………………………………….………………………….11 引脚数…………………………………………………………………………………………………………………….14 同步转换输出………………………………………………………………………………………………….………….15 EMI……………………………………………………………………………….………………………………………...15 成本……………………………………………………………………………………………………………………….15 预设协议………………………………………………………………………………………………………………….15 缺点是什么？…………………………………………………………………………………………………………………15 千兆位I/O用于何处？…………………………………………………………………..….………………………………...16 芯片到芯片………………………………………………………………………………..…………………………….16 板到板/背板………………………………………………………………………………………………..………………17 盒到盒……………………………………………………………………………………………………………..……….18 千兆位级设计的未来…………………………………….……………………………………………………………………18 技术 实际的串行I/O……………………………………..…………………………………….……………………………………..19 千兆位串行的实现............................................................................................................................... .......19 串行器/解串器……………………………………………………………………………………………………….………...20 串行器/解串器和CDR的历史…………………………………………………………………..………………………..20 基本运行原理和总体框图……………………………………………..…………………………………………………..21 为何SERDES速度如此快？………………………………….………………………………………………………..23 线路编码机制……………………………………………………………………………………………………………..…….25 8b/10b编码/解码……………………………….…………………………………………………………………………26 轻松实现高速串行I/O vi Xilinx 运行不一致性（Running Disparity）……………….………………………………………………………….26 控制字符………………………………………………………..………………………………………………..27 Comma字符检测……………………...................................................................................................27 扰码…………………………………………..…………………………………………….……………………………..29 4b/5b 64b/66b………………………………………..……………………………………………….…………………31 4b/5b 64b/66b 的权衡……………………………………………………………………………………………...34 包简介…………………………………………………………………………………………………………………………….35 参考时钟的要求……………………………………………..………………………………………………….……………….36 时钟修正………………………………………………………………………..……………………………………………….37 接收和发送缓冲器………………………………………..…………………………………………………………………….38 通道绑定………………………………………….………………..…………………………………………………………….39 物理信号…………………………………………….………………………….……………………………………………….40 预加重……………………………………………………………………………………….………………………………….42 差分传输线路…………………………………………………………………………….………….………………………….45 线路均衡……………………………………………………………………………………….……………………………….47 光解决方案………………………………………………………………………………….……….………………….51 误码率……………………………………………………………………………………………………….………….……….52 测试的真实性……………………………………………………………………………………………………..…………...53 CRC………………………………………………………………………………………………………………………...53 某些应用中的FEC……………………….……………………………………………………………………………….54 SERDES 技术促进I/O 设计的发展…………………………………………….…………………………………………….55 千兆位串行I/O设计 千兆位级收发器设计面临的挑战 ……………………………………….…………….…………………………………….57 设计时应考虑的事项及可提供的选择………………………………………………….………………..………………..….57 协议………………………………………………………………………………………………..…………………………….57 标准协议………………………………………………………………………………………………….…..…………..58 定制协议…………………………………………………………………………………………………………..………..62 信号完整性……………………………………………………………………………………………………………………..65 阻抗………………………………………………………….………………………………………………………………….65 电源………………………………………………….………………………………………………………………………….66 屏蔽…………………………………………………………………….……………………………..………………………….73 板、连接器和电缆………………………………………………………………………………………..…………………….73 印刷电路板设计……………………………………..………………………………………………….………………..73 连接器的选择…………………………………………………………………….…………………………………………….79 电缆的选择………………………………………………………..……………………….………………………………..…81 仿真……………………………………..…………………………………………………………..………………………….83 模拟部分………………………………………….…………………………………………………….…………………..83 数字部分………………………………………………………………..………….……………………………………..84 测试和测量…………………………………………………………………………………….……………………………….86 采样示波器和数字通信分析器………………………………………….…………………….…………………………..86 时域反射……………………………………………………………………………………………….…………………..87 目录 Xilinx vii 眼图………………………………………………………………………….……………………………………………..89 抖动……………………………………………………………………..…………………………………..………..93 发生器和错误比特检测器.................................................................................................................94 配置所需的设备......................................................................................................................96 千兆位级调试提示..............................................................................................................................97 互操作性…………………………………………………….………………………………………………………………….99 协议层……………………………………………………………………………………………………………………..99 电气层…………………………………………………………………….…………………………………………………...100 其他资源………………………………………………………………….…………………………………………………...100 设计服务…………………………………………………………….…….………….…………………………………100 测试中心……………………………………………………….………………..…..…………………………………100 开发平台…………………………………………………..………………………….……………………………101 Xilinx—您的设计合作伙伴 串行I/O 设计的考虑事项………………………………………………….…………………………………………………103 一站式串行I/O 门户网…………………………………………………………..…………………………………………103 信号完整性中心………………………………………………………….…..…………….………………………………...105 其他参考资料………………………………………………………………………………………………………………...106 Xilinx - 强大的设计合作伙伴………………………………………………….………………………………………………107 Xilinx 世界级的技术支持…………………………………………………………..………………………..….…………...108 SERDES示例资料 - RocketIO X 收发器概述 基本体系结构和性能……………………………..……………………………….…………………………………………...109 RocketIO X 收发器实例……………………………………………………………..………………………………………..112 HDL 代码范例..………………………………………………………………………………………………………….112 可用端口…………………………………………………………………….……………………..…………………………...113 设计原型属性……………………………………………………………..………………………..….……………………...120 可更改属性……………………………………………………………….…………………………………………………...126 字节映射……………………………………………………………………….………………………………….…………...126 数字设计应考虑的事项………………………………………………………….…………………………………………...127 顶层结构……………………………………………………………………………………………….……………………...128 发送结构……………………………………………………………………………..………………………………..…128 接收结构………………………………………………………………………………….………………………………129 运行模式……………………………………………………………………………………..……..……………………129 块级功能…………………………………………………………………………………………..……….………………...130 信号和过载的分类…………………………………………………………………………..…………..……………130 总线接口………………………………..…………………………………………………..……………………………132 8b/10b……………………………………………..……………………………………….……………………………133 Vitesse 不一致性示例…..........................................................................................................................139 Comma 字符检测………………………………….…………………………………….…………………………….140 64b/66b……………………………………………………..…………………………………..………………………..144 轻松实现高速串行I/O viii Xilinx 所有协议的共同功能…………………………….………………………………………………………………………150 通道绑定………………………………….……………………………………………………….………………………152 状态和事件总线…………………………………..………………………………………….…………………………155 8b/10b列表 有效的数据字符和控制字符……………………………………………………………….………………………………...161 两种不同的FPGA-to-FPGA 数据链路的比较 摘要…………………………………………………………………………………..………………………………………...173 简介…………………………………………………………………………………………………………………………...173 链路要求及系统结构的关键因素/功能…………………………………………..………………………………………….174 低速链路…………………………………………………………………………………………….……………………174 高速链路………………………………………………………………………….……………………..………………174 实现细节……………………………………………………………………………………………………………………...177 低速链路…………………………………………………………………………..………………………………………177 高速链路………………………………………………………………………………………………..………………177 证明我们的想法……………………………………………………………………….……………………………………...178 测试低速链路……………………………………………………………………….……………………………..……178 测试高速链路…………………………………………………………………………………………………………..…182 结论…………………………………….…………………………….………………………………………………………...186 致谢…………………………………………………………………….……………………………………………………...186