cordic的verilog实现包含testbench
用veriolg实现16级流水线结构的cordic加速器，该加速器可求出正弦，余弦值。文件中采用了两种测试机制。一种是从外部读取测试向量；另一种是用循环扫描的方式测试。测试结果都已文件的形式输出，并且在控制台上打印。
用户评论
相关推荐
CORDIC算法Verilog实现带testbench
用Verilog实现CORDIC，功能比Xilinx提供的更完善
ZIP
0B
2019-05-16 06:17
verilog的cordic算法实现
1.基于FPGA的cordic算法程序，输出IQ信号的幅度及相位 2.精度较高，相位精度为2/9000，幅度精度为1/1000。其中相伴扩大了100倍，幅度扩大了1.6倍。
V
0B
2019-01-13 00:20
cordic算法的verilog实现
Verilog implementation of cordic algorithm
RAR
0B
2019-06-27 12:06
CORDIC算法的verilog实现
本文包括一段cordic的matlab源程序和verilog的实现方法
RAR
0B
2019-07-24 17:34
cordic用verilog实现
该程序用verilog语言，实现cordic，可以求出cos,sin
TXT
0B
2019-01-13 00:20
cordic算法verilog实现
Cordic algorithm verilog implementation
RAR
0B
2019-06-27 12:06
cordic算法的Verilog实现程序
FPGA应用，Verilog语言实现cordic算法，包括向量式和旋转式另种模式
ZIP
0B
2019-06-05 03:22
Pipelined Cordic算法的verilog实现
两种模式：1)旋转模式，可以将输入向量按照输入的旋转角度进行旋转，2)向量模式，计算输入向量的相位;pile-line结构，减轻FPGA对timing的要求，pipe-line数以及每级pipe的st
RAR
0B
2019-09-07 03:57
高精度锁相环verilog代码实现包含testbench
该代码实现的锁相环电路,其精度根据testbench中设置的reference_signal的频率,可以达到皮秒级。代码层次为2级,主module调用了鉴相器模块和振荡器模块。目前testbench中
RAR
3KB
2020-12-10 01:52
Verilog Testbench
文件虽然很小，但是当你读完这些你会对VerilogTestbench文件的编写有所了解，确实很经典，有很多经典例程不容错过！
APPLICATION/X-RAR
0B
2020-05-26 21:45
testbench Verilog
书名:testbench preliminary 内容:描述硬件描述语言仿真的方法 语言:中文 格式:pdf 页数:13
PDF
86KB
2020-12-08 04:39
Verilog HDL实现CORDIC算法
CORDIC算法实现,使用三种不同的方式
V
12KB
2020-09-19 10:48
Testbench Verilog Verilog Testbench设计技巧和策略
Testbench (Verilog)\Verilog Testbench design tips and strategies
PDF
0B
2019-06-27 19:12
verilog testbench的写法
介绍硬件设计过程中编写测试平台，全面仿真测试设计的RTL电路设计组织includefilesvendorlibrariessimulatordatadesigncompilationc凵LLLlesr
PDF
167KB
2020-07-30 17:26
cordic源码verilog
此代码已经由本人测试通过，工具为quartusII
RAR
0B
2019-05-15 18:18