verilog------七段码的显示

FPGA入门assignx='h13426034;assignan=~btn;assigns[2]=btn[4]|btn[5]|btn[6]|btn[7];assigns[1]=btn[2]|btn[3]|btn[6]|btn[7];assigns[0]=btn[1]|btn[3]|btn[5]|btn[7];assigndp=1;