基于verilog的信号发生器

上传:yangtingruiaaa 浏览: 37 推荐: 0 文件:ZIP 大小:282.18KB 上传时间:2019-05-31 23:01:13 版权申诉
基于verilog的信号发生器,基于数字直接调频(DDS)技术,内含源代码
上传资源
用户评论

kandy38 2019-05-31 23:01:13

有一定参考价值,要修改才能用

c87274 2019-05-31 23:01:13

貌似有点问题!

rust90767 2019-05-31 23:01:13

当做参考。

qqexceedingly98725 2019-05-31 23:01:13

DDS基本功能是比较明了的,但是信号波形选择好像太少了。当做参考还不错

parent58467 2019-05-31 23:01:13

很好,了解了很多

deodar29480 2019-05-31 23:01:13

楼主的代码有问题

God_ofCode 2019-05-31 23:01:13

DDS基本功能是比较明了的,但是信号波形选择好像太少了。当做参考还不错,感谢分享。

weixin_61931 2019-05-31 23:01:13

基于verilog的信号发生器,内含源代码dds和testbench

tian_lan_93732 2019-05-31 23:01:13

基于verilog的信号发生器,内含源代码dds和testbench,打不开应该是软件版本问题

petty46929 2019-05-31 23:01:13

楼上说出错了,我这可以看啊,我用的ISE12.3打开的,但是里面的两个文件,一个应该是测试文件,一个是传说中的DDS,不知是我不理解DDS还是楼主的DDS有问题,里面怎么就有几个加法器呢?