FPGA时序收敛

上传：fengzhou69945 浏览： 32 推荐： 0 文件：PPT 大小：3.56MB 上传时间：2019-07-06 17:32:34 版权申诉

FPGA时序收敛详细解释，周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求