基于FPGA同步fifo的设计
代码主要介绍一下同步fifo用verilog实现。fifo是firstinputfirstoutput的缩写,即先进先出队列,fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说,设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。
用户评论