基于Matlab的卷积码译码器的设计与仿真
本文计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,并进行误码率分析。在课程设计中,系统开发平台为WindowsVistaUltimate,程序设计与仿真均采用MatlabR2007a(7.4),最后仿真详单与理论分析一致。包含源程序
用户评论
qqonto19133 2019-07-26 04:38:38
不是我要的东西,是图像仿真,没用
huanggucai 2019-07-26 04:38:38
如果要代码的就别下这个了。这上面是图形化的SIMULINK仿真。
canghaixz 2019-07-26 04:38:38
很有用 原理讲的很好
late3384 2019-07-26 04:38:38
能仿真,无代码。
proofread48356 2019-07-26 04:38:38
挺给力的,卷积码编译的原理阐述的比较详细
zersli 2019-07-26 04:38:38
没有代码,是仿真的,感觉下错了
zhou89933 2019-07-26 04:38:38
内容不错,是用simulink进行的图形化仿真,如果是想要代码的还是不要下这个资源了
wtt25553 2019-07-26 04:38:38
非常有用的文章!解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,并且有误码率的分析 很好很全面
zzxzzk901 2019-07-26 04:38:38
非常给力 !里面对整个流程进行了详细的讲解,包括每个模块参数的设置,照着上面就可以很容易的仿真。