Verilog 代码编写

数字IC培训课程体系 课程内容课时（每课时两节课） 第一阶段，语言及工具基础。 Verilog/VHDL复习基本编程语言，熟练掌握基本模块的RTL设计流程。2课时 ISE/vivado工具的使用，coregenerator、DCM等功能使用，top文件编写，基本的综合、布局布线、约束、错误排查，bit文件生成/下载。3课时 Modsim/VCS仿真工具基本功能介绍，仿真程序编写，仿真时序分析2课时 Synplify/DC熟悉基本综合工具使用，讲解FPGA与ASIC的区别（clock、memory、MAC、DIV等）2课时 DRC熟悉基本layout功能2课时 Pack