卷积码发生器的设计【维特比(Viterbi)译码】

上传:puqiangli 浏览: 18 推荐: 0 文件:RAR 大小:274.49KB 上传时间:2020-07-18 17:00:46 版权申诉
本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,并进行误码率分析。根据线性幅度调制原理,设计一个AM调制系统,实现模拟混合加性噪声的情况下对模拟语音信号的调制、传输和解调的全过程。
上传资源
用户评论

kitchen_62260 2020-07-18 17:00:46

垃圾,一个课程设计的报告,这也值十分。

看门人 2020-07-18 17:00:46

不错,挺有用的

u561549974 2020-07-18 17:00:46

算法没问题,可以用

qqthoughtful77918 2020-07-18 17:00:47

很不错,对我很有帮助。

hejuan31051 2020-07-18 17:00:47

讲得很清楚,值得分享

qqtired61377 2020-07-18 17:00:47

介绍的很详细!

sd78591 2020-07-18 17:00:47

很不错很有帮助值得慢慢研究

尼古拉斯-Lee 2020-07-18 17:00:47

不错,挺有用处。但是有些地方我没搞太懂

net_live 2020-07-18 17:00:47

这里的维特比译码原理给我很大的启示,很不错