基于DSP内嵌PLL中的CMOS压控环形振荡器设计

本文设计了一种应用于DSP内嵌锁相环的低功耗、高线性CM0S压控环形振荡器。电路采用四级延迟单元能方便的获得正交输出时钟,每级采用RS触发结构来产生差分输出信号,在有效降低静态功耗的同时.具有较好的抗噪声能力。