FPGA时序约束的6种方法总结

上传：huyidao60670 浏览： 15 推荐： 0 文件：PDF 大小：78.29KB 上传时间：2020-08-11 05:41:45 版权申诉

对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。