基于FPGA的SoftSerdes设计与实现

上传：chengyabcd 浏览： 18 推荐： 0 文件：PDF 大小：190.96KB 上传时间：2020-10-30 21:54:26 版权申诉

串行I/O技术所需的时钟数据恢复(CDR)技术和CDR技术所需的模拟锁相环(PLL)通常会降低电路性能。为此,文中给出了一种基于FPGA的新型全数字串/并转换设计方案。