EDA/PLD中的EDA中的时序控制电路的VHDL源程序

EDA PLD中的EDA中的显示控制电路的VHDL源程序

显示控制电路的VHDL源程序 来源:ks99

PDF

228KB

2020-11-17 22:32

EDA中的时序控制电路的VHDL源程序

时序控制电路的VHDL源程序 : window._bd_share_config = { "common": { "bdSnsKey": {}, &qu

PDF

139KB

2021-02-26 06:39

EDA PLD中的EDA中的调整控制电路TZKZQ的VHDL源程序

调整控制电路TZKZQ的VHDL源程序 来源:ks99

PDF

265KB

2020-11-17 23:24

EDA PLD中的EDA中的显示控制电路XSKZQ的VHDL源程序

显示控制电路XSKZQ的VHDL源程序 来源:ks99

PDF

870KB

2020-11-17 20:44

EDA PLD中的EDA中的密码锁控制电路的VHDL源程序

密码锁控制电路的VHDL源程序 来源:ks99

PDF

327KB

2020-11-17 23:21

EDA PLD中的EDA的时序图

时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系,它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上,我们可以看出各输入信号的种类,作用的先后,上升或

PDF

30KB

2020-11-17 23:56

EDA PLD中的RESULT的VHDL源程序

边界判断器RESULT模块是数据处理模块PROCESSOR内部的一个子模块,其功能就是根据区分度阈值、四个滤波器的输出及其最大值进行边界的判断。其输入、输出端口如图1所示。 图1 RESULT模

PDF

196KB

2020-11-18 00:12

EDA PLD中的FPGA的VHDL源程序

EDA/PLD中的FPGA的VHDL源程序

PDF

266KB

2020-11-17 20:35

EDA PLD中的COMPARE的VHDL源程序

比较器COMPARE模块是数据处理模块PROCESSOR内部的一个子模块,其功能就是根据两个输入参数求出其最大值。其输入、输出端口如图1 所示。 图1 COMPARE的输入、输出端口如图

PDF

84KB

2020-11-18 00:34

EDA PLD中的EDA中的计分器电路JFQ的VHDL源程序

计分器电路JFQ的VHDL源程序 来源:ks99

PDF

342KB

2020-11-17 22:57

EDA PLD中的EDA中的数据装载器ZZQ的VHDL源程序

数据装载器ZZQ的VHDL源程序 来源:ks99

PDF

121KB

2020-11-18 04:42

EDA PLD中的EDA中的整个电路系统的VHDL源程序

整个电路系统的VHDL源程序 来源:ks99

PDF

135KB

2020-11-17 19:52

EDA PLD中的EDA中的显示控制单元的VHDL源程序

显示控制单元的VHDL源程序 来源:ks99

PDF

122KB

2020-11-17 21:24

EDA PLD中的EDA中的显示译码器的VHDL源程序

EDA中的显示译码器的VHDL源程序 来源:ks99

PDF

135KB

2020-11-17 07:14

EDA PLD中的EDA中的抢答鉴别电路QDJB的VHDL源程序

抢答鉴别电路QDJB的VHDL源程序 来源:ks99

PDF

175KB

2020-11-17 20:57