i2c总线读写模块使用Verilog编写

上传:border_45959 浏览: 15 推荐: 0 文件:V 大小:38KB 上传时间:2021-01-31 18:54:34 版权申诉
fpga实现了i2c master的时序,支持单次读写操作者
上传资源
用户评论