32位单浮点乘法器的FPGA实现

上传：baicaishuangr 浏览： 20 推荐： 0 文件：PDF 大小：186.74KB 上传时间：2021-02-23 22:38:48 版权申诉

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码,和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。关键词: 浮点乘法器; Boo th 算法; W allace 树; 波形仿真随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越高。乘法器完成乘法操作的周期基本上决定了微处理器的主频, 因此高性能的乘法器是现代微处理器中的重要部