CPLD的串口电路设计

一、硬件电路设计 本文选用CPLD 是ALTERA 公司的EPM240T100,结合MAX232 接口芯片进行串口通信设计,框图如下图1 所示。 图1 CPLD串口通信模块硬件设计 二、VHDL程序模块设计及描述 使用VHDL 对CPLD 进行编程,设计3 个模块,波特率发生模块,接收器,发送器。 1. 波特率发生模块 波特率发生器实际是一个分频器,如前所述,本文设计的波特率为19.2kb/ 秒,设计使用的时钟频率为10MHz,所以计数器进行计数时计数到260进行翻转。 程序如下(关键部分保留,非必要部分用......代替): ...... ENTITY