配置FPGA器件时的常见问题

在配置FPGA器件时的常见问题及其解决方法。 (1)当模式改变后,同时需要修改产生位流文件中的配置时钟的属性为CCLK或JTAGClock,否则无法配置。 (2)DONE状态脚始终为低解决方法:检查该引脚的负载是否太重,选择合适的上拉电阻。 (3)器件上电后有时能够配置成功,有时不成功解决方法:这种情况大部分是因为器件的复位未完成,就开始出现数据流。延长复位时间,即延长PROG_B信号的低电平时间。电源检测正常后,该信号至少还需保持300 ms的低电平。Spartan-3系列器件的内部配置电路如图1所示,该器件需要满足VCCINT至少达到1.0V,Bank4的电源VCCO_4