-
verilog实现的PCM模块verilog实现的PCM模块verilog实现的PCM模块
大小：3.16KB | 2019-05-15 13:36:37
-
本文论述了利用Verilog硬件语言来描述DES加密技术对它进行模块设计并用ModelSim SE进...
大小：489.5KB | 2020-09-20 00:59:55
-
模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出*...
大小：1.38KB | 2019-05-13 16:51:03
-
此程序用verilog编写的RAM模块，各种端口信号都有，已经通过仿真验证。
大小：414B | 2019-05-15 05:37:14
-
Implementing floating-point arithmetic with verilo...
大小：21.66KB | 2019-06-25 21:14:05
-
针对工业控制器等对异步串行通讯应用的广泛需求,基于Verilog HDL语言设计了一种波特率、校验类...
大小：2.2MB | 2021-01-14 20:59:50
-
UART(即UniversalAsynchronousReceiverTransmitter)是数据...
大小：877.67KB | 2019-05-07 12:36:06
-
《Verilog_HDL程序设计教程》_常用verilog模块
大小：110.68KB | 2019-05-15 03:59:46
-
Resource Optimized Verilog Implementation Division...
大小：1.43KB | 2019-06-28 00:44:41
-
硬件verilog代码写得，很好用在实际工程中大规模应用过，有用需求的可以下来看看
大小：1.37KB | 2018-12-08 23:48:59
-
verilog语言的VGA输出模块样本，640*480，注释清楚，简单好用
大小：3.17KB | 2019-07-20 03:25:14
-
Verilog模块moduleVerilog模块moduleVerilog模块moduleVeril...
大小：773.5KB | 2019-09-27 23:05:39
-
Verilog display module
大小：37KB | 2019-06-26 07:28:02
-
VerilogHDL既是一种行为描述语言，也是一种结构描述语言。即：描述电路功能行为的模型或描述元器...
大小：250.58KB | 2019-03-09 09:00:55
-
Verilog实现的异步复位同步释放模块，复位信号高电平有效。
大小：808B | 2020-06-10 06:31:09
