基于Xilinx K7 325T的千兆网UDP协议实现

Xilinx K7 325T实现的千兆网UDP协议，设置好IP、端口即可直接传输数据，类似透传。无需关心底层协议。FPGA实现了UDP模块，支持Vivado的任何版本。PHY芯片为88E1512，使用SGMII接口。收发数据前需设置好FPGA和上位机的IP、端口，确保在同一网段。接收数据时，当rx_udp_payload_axis_tvalid信号拉高，代表rx_udp_payload_axis_tdata有效。发送数据时，需将tx_udp_payload_axis_tready设为1，然后拉高tx_udp_payload_axis_tvalid，数据才有效。发送完成后，需发送一个tx_udp_payload_axis_tlast信号。