Лезгинка
这家伙很懒，什么也没写
资源：164 粉丝：0
Лезгинка上传的资源
左右左右DC简介.pdf
左右左右DC简介.pdf
pdf
2.98MB
2024-04-22 06:07
设计编译器.pdf
设计编译器是Synopsys综合产品的核心，可优化设计以提供给定功能的最小和最快的逻辑表示。它包括将您的HDL描述合成为优化的、技术相关的门级设计的工具。支持广泛的扁平和分层设计风格，可以优化速度、面积和功耗。
pdf
4.62MB
2024-04-22 06:07
ASIC设计约束与SDC命令优化
ASIC设计的限制条件和SDC命令
pdf
719.7KB
2024-04-22 06:05
LPUART实现IS07816接口功能
该文档详细介绍了使用LPUART实现IS07816接口功能的方法和步骤，通过配置LPUART模块以达到与IS07816接口的通信要求。作者提供了一系列实用的指南，涵盖了配置LPUART参数、数据传输以及接口功能验证等关键内容。该文档对于需要在嵌入式系统中实现IS07816接口功能的开发者具有参考价值。
pdf
371.07KB
2024-04-13 00:48
基于JTAG的MBIST设计实施论文
这篇论文是关于基于JTAG的MBIST设计实施的研究。它探讨了如何利用JTAG技术来实现MBIST设计，为了提高测试效率和减少测试成本。通过使用JTAG，可以实现对芯片内部测试结构的控制和访问，从而实现对内部存储器的自动测试。这项研究提出了一种基于JTAG的MBIST设计方案，并对其进行了实现和验证。该方案能够有效地提高测试覆盖率，并且在实际应用中取得了良好的效果。
pdf
242.93KB
2024-04-13 00:47
VCSMXLCAFeatures.pdf解析
VCSMXLCAFeatures.pdf是一份关于VCSMXLCA特性的详细解析。该文档涵盖了VCSMXLCA系统的各项功能和特点，为用户提供了深入了解该系统的机会。在这份资料中，你将找到关于VCSMXLCA系统的全面介绍，包括其设计原理、核心功能以及性能优势。通过阅读VCSMXLCAFeatures.pdf，用户能够更好地理解VCSMXLCA系统在不同应用场景下的运作方式，从而更有效地应用于实际工作中。文档中使用了清晰的语言和图表，以便用户轻松理解系统的各个方面。VCSMXLCAFeatures.pdf为那些希望深入了解VCSMXLCA系统的专业人士提供了宝贵的参考资料。
pdf
4.83MB
2023-11-29 20:33
深入理解LEC培训完整版PDF
在逻辑设计领域，Conformal Equivalence Checking和Logic Equivalence Checking是关键的技术。它们分别用于确认电路在物理实现和逻辑描述之间的一致性。LEC培训完整版PDF提供了深入理解这两种检查方法的机会。Conformal Equivalence Checking旨在验证电路的几何形状和物理连接是否等效，而Logic Equivalence Checking则专注于逻辑行为的等效性。通过学习LEC培训，您将能够更好地理解和应用这些关键概念，提高电路设计的准确性和效率。
pdf
1.67MB
2023-11-12 05:44
Valgrind手册最新版- SpyGlass官方指南
本文是最新版本的Valgrind手册，提供了详细的使用指南和操作说明。SpyGlass官方指南是Valgrind的授权合作伙伴，为用户提供了详尽的技术文档和解说，包括Valgrind的各种功能、选项设置和常见问题的解答等内容。无论您是初学者还是有一定经验的开发者，本手册都将为您在使用Valgrind进行代码分析和调试方面提供有力的帮助。通过本文，您将了解到如何正确使用Valgrind工具来检测内存泄露、非法内存访问、并发错误等问题，并学会使用相关技术和调试方法进行错误的定位和修复。欢迎阅读本文，希望对您有所帮助。
pdf
1.02MB
2023-10-21 20:28
SpyGlass设计约束的编写方法
附录：SpyGlass设计约束的编写方法（ConsolidatedConstraintsAppNote.pdf）。
pdf
3.49MB
2023-10-21 20:21
SpyGlass CDC培训03 - Clock and Reset完整性检查
本文主要介绍了在SpyGlass CDC培训中关于时钟和复位完整性检查的内容。时钟和复位信号是电路设计中非常重要的信号，本文将深入讲解如何进行时钟和复位的完整性检查，以确保电路的正常运行。
pdf
4.38MB
2023-10-08 15:15