LCD1602显示代码，verilog HDL编写。
FPAG LCD1602液晶显示驱动，带有数据输入端口，可循环显示你想要显示的动态数据。完整注解。
用户评论
相关推荐
Verilog HDL驱动LCD1602
Verilog HDL 驱动LCD1602
QPF
0B
2018-12-20 21:56
Verilog HDL编写规范MOTOROLA
Verilog-HDL编写规范(MOTOROLA),,最近要整理一份代码规范,着了几份参考
APPLICATION/X-RAR
216KB
2021-01-14 07:45
verilog lcd1602显示
基于fpga的verilog编程实现lcd1602的显示
RAR
4KB
2020-11-25 12:38
用Verilog HDL编写的FIFO源代码
//Input ports All ports with a suffix "N" are low-asserted. //Clk¡a Clock signal //RstN¡a
RAR
2KB
2020-09-05 16:03
Verilog HDL代码实例
multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2
RAR
0B
2019-04-06 15:47
Verilog HDL源代码
Verilog HDL初级应用 和 学习参考的源代码 ，给予cpld MAXII 的代码，供参考。
RAR
0B
2019-04-13 07:18
Verilog HDL编写的FPGA按键与LED代码
Verilog HDL编写的FPGA 按键与LED代码，实测通过
RAR
0B
2018-12-07 20:34
Verilog_HDL编写规范全
感觉还行，不知道有没有上传过，反正我传一下了。
RAR
0B
2019-01-10 16:18
UART Verilog串口通信Verilog HDL代码
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
TXT
0B
2018-12-29 09:35
用verilog HDL语言编写的秒表
Stopwatch written in verilog HDL language
ZIP
0B
2019-06-21 23:19
Verilog HDL编写任意偶数分频
用VerilogHDL编写任意偶数分频，已经通过编译。
TXT
0B
2019-09-19 00:04
数字秒表verilog hdl代码
这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能
RAR
0B
2019-05-31 07:07
verilog hdl
verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载
RAR
0B
2019-05-27 13:25
VERILOG HDL
本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计
RAR
0B
2019-10-04 19:38
Verilog HDL
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式
PDF
0B
2018-12-08 23:17
abc31976x321 2018-12-10 10:39:36
很容易上手，简单易懂
qq_17701 2018-12-10 10:39:36
很不错的代码。。。值得一下！！
xuyongxin_50629 2018-12-10 10:39:36
很好的资料，谢谢哈！