pll锁相环频率合成器

上传：aqimide 浏览： 25 推荐： 0 文件：PDF 大小：509.04KB 上传时间：2019-04-29 17:50:57 版权申诉

pll锁相环频率合成器PLl设计开发，详细介绍了PLL的基本知识，以及设计Pll应注意的问题。

上传资源

基于FPGA的PLL频率合成器

应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相比,系统

2020-10-28 07:07

锁相环频率合成器.pdf

给电子系统设计者提供一些必须的工具总页数260页分两大部分锁相环路和频率合成器

2019-08-01 20:24

基于FPGA的PLL频率合成器设计

应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1kHz～999.5kHz，步进频率可达到0.5kHz。与以前的教学实验装置相比，系统在性能

2019-05-28 19:37

锁相环频率合成器pdf版

电子工业出版的 moto 集成电路系列从书做射频的推荐一下

2018-12-28 19:27

PLL频率合成器的杂散性能分析

Analysis of spurious performance of PLL frequency synthesizer

2019-06-23 00:52

DDS PLL组合跳频频率合成器.rar

DDS PLL组合跳频频率合成器.rar

2023-02-01 18:12

锁相环频率合成器电路设计

锁相环频率合成器的设计与实物图的链接，以及仿真。

2020-05-28 02:36

所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL 表示。锁相环路是由鉴相器(简称

2023-01-03 20:30

基于PLL的直接数字频率合成器研究

介绍了锁相环(PLL)和直接数字频率合成器(DDS)的基本原理,分析了二者的优缺点,以此为基础,提出了基于锁相环加直接频率合成技术的频率合成器实现方式,同时介绍了DDS芯片AD9850,给出了技术方案

2020-07-18 12:57

不要让不良信号摄入破坏锁相环PLL合成器

在本文中,我将提供一些实际示例来说明什么是良好的输入参考,不良输入参考会造成何种损坏,以及如何分析给定的输入参考。

2020-08-20 00:52

锁相环频率合成器_ 张会宁.pdf

锁相环频率合成器-[张会宁].pdf

2019-04-29 17:51

基于锁相环的频率合成器的设计

Design of frequency synthesizer based on phase-locked loop

2019-06-23 00:52

锁相环CD4046设计频率合成器

锁相环CD4046设计频率合成器，实现频率1KHz到999KHz变化，步进为1KHz

2019-01-07 21:50

ADIsimPLL基于锁相环的频率合成器仿真

ADI公司用于锁相环频率合成器的仿真软件，很好用。

2019-05-31 09:13

锁相环频率合成器的实现及应用

介绍了锁相环频率合成器的构成模型及工作原理;结合其在矿井中频无线通信系统中的应用,提出了用单片机控制实现自动频道选择的方法。锁相环频率合成器的应用使得无线终端可在不同基站之间快速漫游切换,具有频率分辨

2020-05-28 02:36