基于FPGA的PLL频率合成器设计
应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1kHz～999.5kHz，步进频率可达到0.5kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。
用户评论
相关推荐
基于FPGA的PLL频率合成器
应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相比,系统
PDF
245KB
2020-10-28 07:07
EDA PLD中的基于FPGA的PLL频率合成器设计
摘 要:应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相
PDF
0B
2020-11-12 20:01
基于DDS加PLL技术的频率合成器的设计
介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的
PDF
223KB
2020-10-28 01:36
基于FPGA的直接频率合成器设计
Design of Direct Frequency Synthesizer Based on FPGA
PDF
0B
2019-06-27 03:18
基于DDS驱动PLL结构的宽带频率合成器设计
文章设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标。
PDF
57KB
2020-08-18 12:24
基于FPGA的数字频率合成器设计
基于FPGA的数字频率合成器设计、电子技术,开发板制作交流
PDF
192KB
2021-04-30 22:06
基于PLL的直接数字频率合成器研究
介绍了锁相环(PLL)和直接数字频率合成器(DDS)的基本原理,分析了二者的优缺点,以此为基础,提出了基于锁相环加直接频率合成技术的频率合成器实现方式,同时介绍了DDS芯片AD9850,给出了技术方案
PDF
237KB
2020-07-18 12:57
基于MC145156_2的PLL频率合成器设计与实现
基于MC145156-2的PLL频率合成器设计与实现
PDF
0B
2019-05-28 19:37
基于DDS加PLL高性能频率合成器的设计与实现
结合DDS+PLL技术,采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM1 800 MHz系统中高性能频率合成器的设计与实现。详细介绍系统中核心芯片的性能、结构及使用方法,并运用AD
其他
0B
2020-10-28 01:54
基于高电压电荷泵的PLL频率合成器设计
锁相环(PLL)频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V,因而电荷泵电压可控的VCO频率调谐范围和调谐精度都是有限的。ADI公司推出带高电压电荷泵的P
PDF
83KB
2020-10-27 17:08
基于FPGA的直接数字频率合成器的设计
直接数字频率合成是一种新的频率合成技术，介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法，并利用FLEX器件实现了DDS电路。
DOC
0B
2019-04-30 18:10
pll锁相环频率合成器
pll锁相环频率合成器PLl设计开发，详细介绍了PLL的基本知识，以及设计Pll应注意的问题。
PDF
0B
2019-04-29 17:50
DDS_PLL宽带频率合成器的设计与实现
DDS_PLL宽带频率合成器的设计与实现（精华论文）
PDF
0B
2019-05-13 07:53
基于FPGA的直接数字频率合成器DDS设计
文件中附有任务书,利用Altera公司的FPGA芯片FLEX10K系列器件中的RAM结构完成一个DDS系统的设计，设计完成后可得到频率和初始相位可以任意改变的正弦模拟信号,管脚已经配置好了
RAR
0B
2019-05-13 07:54
PLL频率合成器的杂散性能分析
Analysis of spurious performance of PLL frequency synthesizer
PDF
0B
2019-06-23 00:52
johney16128 2019-05-28 19:37:12
是有帮助的好文章 但是讲的比较粗略。