首页 下载 课程学习 嵌入式 下载详情 EDA实验时序逻辑电路设计 上传：u124575260 浏览： 44 推荐： 0 文件：PPT 大小：775KB 上传时间：2019-05-04 00:21:55 版权申诉 用VHDL设计一个具有异步复位及同步置位的可逆计数器，并加上七段显示译码器模块完成显示功能，结合UP-SOPC1000实验系统，通过QuartusII软件对其进行仿真和硬件测试。 立即下载 上传资源 微信扫一扫 用户评论 提交评论 恒眼 2019-05-04 00:21:55 和我做的实验一样，就是没代码，遗憾
恒眼 2019-05-04 00:21:55
和我做的实验一样，就是没代码，遗憾