VHDL时序逻辑电路设计
VHDL时序逻辑电路设计，包括触发器和60位计数器。
用户评论
相关推荐
VHDL时序电路设计
VHDL输入法设计含异步清零和同步时钟使能的加法计数器10进制
VWF
0B
2019-04-27 04:39
时序逻辑电路设计
东南大学 PLD 竞赛辅导资料 quartus verilog pld
PDF
0B
2018-12-25 11:07
VHDL时序电路设计基础
基本的运用VHDLy语言设计基本的时序逻辑电路和状态机
PDF
0B
2019-05-21 17:57
EDA时序逻辑电路设计
EDA实验通过QUARTUS软件做一个时序逻辑电路的设计有计数器分频器锁相等模块
DOC
0B
2019-07-25 19:28
时序逻辑电路设计.pdf
时序逻辑电路设计
PDF
0B
2019-07-25 19:29
VHDL组合逻辑电路设计
重点介绍利用VHDL语言设计基本组合逻辑模块的方法。
PPT
0B
2019-09-05 12:52
EDA实验时序逻辑电路设计
用VHDL设计一个具有异步复位及同步置位的可逆计数器，并加上七段显示译码器模块完成显示功能，结合UP-SOPC1000实验系统，通过QuartusII软件对其进行仿真和硬件测试。
PPT
0B
2019-05-04 00:21
时序逻辑电路设计pdf书籍
关于DSP的时序逻辑电路设计的pdf文件，对学习硬件很有帮助。
rar
0B
2019-09-24 00:50
VHDL组合逻辑电路设计PPT
VHDL组合逻辑电路设计PPT教程，对初学者很有帮助！！
PPT
0B
2019-09-25 13:10
同步时序逻辑电路设计经典实例
同步时序逻辑电路设计经典实例，经典中的经典，个人收藏整理
DOC
0B
2020-06-11 19:13
Multisim的时序逻辑电路设计仿真
通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。
rar
744.903 KB
2022-12-22 04:44
vhdl的组合时序逻辑及转化类型设计
基于vhdl的时序逻辑,组合逻辑,及数据类型转化的程序 寄存器,计数器,锁存器,比较器,收发器,译码器,选择器,编码器,表决器,加法器,译码器,总线,二进制到bcd码格雷码的转换,无符号到整型的转化,
RAR
21KB
2020-08-14 23:54
VHDL语言与数字逻辑电路设计
VHDL语言与数字逻辑电路设计 包含数据类型、数据对象、操作符的说明和用法
PPT
0B
2018-12-26 05:43
基于VHDL逻辑电路设计与应用
1、引言 电子产品随着技术的进步,更新换代速度可谓日新月异。EDAI'辉lectronicDesignAutomatic)技术的应用很好地适应了这一特点。通过设计和编程,由可编程逻辑器件CPLD/F
PDF
140KB
2021-01-15 21:07
时序逻辑和组合逻辑
详细介绍了Verilog编程中组合逻辑和时序逻辑的区别及其应用,通俗易懂。
DOC
440KB
2021-05-04 23:52