关于FPGA的DDS的激励程序设计（VerilogHDL）
关于FPGA的DDS设计的激励程序，使用VerilogHDL语言编写，用于源程序的仿真。
用户评论
相关推荐
DDS关于FPGA设计的源程序VerilogHDL
使用Verilog HDL语言设计关于FPGA的DDS源程序。包括正弦波形、三角波形和方波波形三种波形可供选择。
V
0B
2019-01-06 06:22
FPGA激励程序设计
激励程序设计关于FPGA的DDS的激励程序设计（VerilogHDL）
QPF
0B
2019-05-06 10:57
关于车震的实验毕业DDS FPGA
About the graduation experiment of Che Zhen DDS FPGA
DOC
0B
2019-06-23 06:43
基于VerilogHDL的DDS设计与仿真
基于VerilogHDL的DDS设计与仿真
DOC
0B
2019-05-06 03:36
DDS的FPGA实现
基于FPGA的DDS实现，直接数字式频率合成器。一片ROM和一片DAC，再加上地址发生计数器和寄存器即可。
RAR
0B
2018-12-20 11:07
基于FPGA的DDS
采用Matlab和dsp_builder开发，基于Altera的FPGA（cycloneII)实现的正弦频率和幅值可调的DDS，已生成VHDL程序，可在QuartusII中使用。
RAR
0B
2019-07-10 05:18
FPGA的DDS设计资料
FPGA 的DDS设计资料，非常有用，也许对你有帮助
RAR
0B
2019-04-15 08:42
基于FPGA的DDS设计
使用一个完整的实例 介绍了dds的原理以及用vhdl语言实现的方法。本文提供了完整的vhdl代码，来实现dds功能。
DOC
0B
2019-02-21 15:37
FPGA_DDS的应用
有关DDS的应用文档，资料很全，DDS很常用
RAR
0B
2019-01-02 21:25
DDS电路的FPGA实现
基于FPGA的DDS电路的实现过程。其中有具体的程序代码。使用quartusii设计！
word文档
0B
2019-08-13 16:31
基于FPGA的DDS实现
1、用QuartusII13.0设计一个基本功能数字钟2、实现基本功能包括：（1）时、分、秒用数码管显示；小时用同步12/24进制；分秒计数器用同步60进制；（2）设置按键功能执行手动校时、校分、校秒
RAR
0B
2019-05-19 11:32
基于FPGA的dds论文
基于FPGA的直接数字频率合成器实现pdf格式适用于初学者
PDF
0B
2019-07-10 05:18
基于fpga的dds设计
运用quartus的dds技术来实现ask、fsk、psk以及fm
RAR
0B
2019-07-09 18:25
FPGA实现DDS的设计
随着科技的发展,对信号发生器各方面的要求越来越高。传统的信号发生器由于波形精度低、频率稳定性差等缺点,已经不能满足许多实际应用的需要,所以必须研究新的信号发生器以满足实际应用的要求。
PDF
87KB
2020-08-21 15:41
基于FPGA的并行DDS
介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频
PDF
89KB
2020-10-28 04:10
shay74 2019-05-06 10:57:04
具有参考价值。