16位单周期cpu的verilog实现

上传:Fchya 浏览: 44 推荐: 0 文件:ZIP 大小:9.01KB 上传时间:2019-05-17 01:45:14 版权申诉
16位单周期处理器的verilog实现。包括存储模块和仿真模块,结构很清晰,大学计算机组成原理课程必备。
上传资源
用户评论

sinat_96540 2019-05-17 01:45:14

垃圾,浪费积分