首页 下载 编程语言 硬件开发 下载详情 基于verilog HDL 的FPGA 时钟 上传：wyf19470 浏览： 29 推荐： 0 文件：RAR 大小：1.43KB 上传时间：2019-09-19 02:27:00 版权申诉 用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题 立即下载 上传资源 微信扫一扫 用户评论 提交评论 qq_73676 2019-09-19 02:27:00 自己用还是会有些小问题，修改了下，谢谢 wangge79986 2019-09-19 02:27:00 很好 但在fpga上还是有点问题 但还是感谢！ aimm25072 2019-09-19 02:27:00 没有我需要的代码，不过还是感谢
qq_73676 2019-09-19 02:27:00
自己用还是会有些小问题，修改了下，谢谢
wangge79986 2019-09-19 02:27:00
很好 但在fpga上还是有点问题 但还是感谢！
aimm25072 2019-09-19 02:27:00
没有我需要的代码，不过还是感谢