EDA/PLD中的基于FPGA的SOC设计与实现

上传：baidu_39807 浏览： 27 推荐： 0 文件：PDF 大小：258.06KB 上传时间：2020-10-28 01:34:34 版权申诉

为减少在印制电路板(PCB)设计中的面积开销,介绍一种Flash结构的现场可编程门阵列(FPGA)器件,进而介绍采用该器件搭建基于先进精简指令集机器(ARM)的片上系统(SOC)电路的设计方法,该方法按照高级微控制器总线架构(AMBA),设计ARM7处理器微系统及其外设电路,通过用搭建的系统对片外存储器进行擦写,以及通过编写软硬件代码定制符合ARM7外围低速总线协议的用户逻辑外设,验证了系统的准确性,该系统可用于验证SOC设计系统。近年来,SOC技术得到了快速的发展,逐渐成为微电子行业的主流。SOC称为系统级芯片,是一个有专用目标的集成电路,能集成数字电路、硬件专用电路、存储器、微

EDA PLD中的基于FPGA的SOC系统中的串口设计

1 概述在基于FPGA的SOC设计中,常使用串口作为通信接口,但直接用FPGA进行串口通信数据的处理是比较繁杂的,特别是直接使用FPGA进行串口通信的协议的解释和数据打包等处理,将会消耗大量的F

2020-11-25 16:19

EDA PLD中的基于FPGA的DisplayPort设计与实现

在1月份举办的美国消费电子展(Consumer Electronics Show) 上,数家业界主要的平板电视及显示技术公司纷纷宣布推出高清 3D 电视和令人惊艳的4K x 2K LCD 显示器,从而

2020-10-27 09:02

EDA PLD中的基于FPGA的SoftSerdes设计与实现

0引言在高速源同步应用中,时钟数据恢复是基本的方法。最普遍的时钟恢复方法是利用数字时钟模块(DCM、)产生的多相位时钟对输入的数据进行过采样。但是由于DCM的固有抖动,在频率很高时,利用

2020-12-07 00:30

EDA PLD中的基于FPGA的UART设计与实现

0 引言通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)可以和各种标准串行接口,如RS 232和RS 485等进行全双工异步通信

2020-11-06 19:49

EDA PLD中的基于FPGA CPLD设计与实现UART

摘要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;V

2020-12-12 01:15

EDA PLD中的基于FPGA的TCP粘合设计与实现

传统的数据分流一般基于三层、四层交换,不能在应用层解析数据,导致数据在后端服务器解析后还要相互重新分发,增加了服务数据传输的开销,为解决该问题,可以在客户端与服务器之间采用应用级代理服务器,利用该服务

2020-12-13 07:30

EDA PLD中的基于FPGA的多种分频设计与实现

引言分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时

2020-12-12 16:59

EDA PLD中的基于FPGA CPLD设计与实现UART图

摘要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;V

2020-12-13 09:18

EDA PLD中的基于FPGA的DDS设计及实现

0 引言随着现代电子技术的不断发展,在通信系统中往往需要在一定频率范围内提供一系列稳定和准确的频率信号,一般的振荡器己不能满足要求,这就需要频率合成技术。直接数字频率合成(Direct Digi

2020-11-06 19:53

EDA PLD中的基于FPGA的气象杂波图设计与实现

1 引言无论什么体制的雷达都会受到其工作环境中的噪声和杂波的干扰,从噪声和杂波中发现目标是雷达信号处理的基本任务。在碧空如洗的天空,空中目标检测是最容易的,随着气象变化,会遇到云、雨、雪、冰雹等

2020-12-13 05:16

EDA PLD中的基于CPLD FPGA的CMI编码设计与实现

0 引言 CMI码是传号反转码的简称,它是一种应用于PCM四次群和光纤传输系统中的常用线路码型,具有码变换设备简单、有较多的电平跃变,含有丰富的定时信息,便于时钟提取,有一定的纠错能力等优点。

2020-11-06 20:23

EDA PLD中的DDS的FPGA实现设计

根据图1,并假定相位控制字为0,这时DDS的核心部分相位累加器的FPGA的设计可分为如下几个模块:相位累加器SUM99、相位寄存器REG1、正弦查找表ROM和输出数据寄存器REG2,其内部组成框图如图

2020-11-17 21:40

EDA PLD中的JavaCard CPU的设计与FPGA实现

1 JavaCard简介智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系统)和EEPROM,能储存信息和图像,具备读/写能力,信息能被加密保护的便携卡。智能卡的最基本标准是 ISO/I

2020-11-21 17:45

EDA PLD中的EDA技术与FPGA设计应用

摘要:EDA技术是现代电子设计技术的核心,它在现代集成电路设计中占据重要地位。随着深亚微米与超深亚微米技术的迅速发展,FPGA设计越来越多地采用基于VHDL的设计方法及先进的EDA工具。本文详细阐述

2020-11-26 18:48

EDA PLD中的基于FPGA的键盘扫描模块的设计与实现

在电子产品中,键盘是最基本的输入设备,然而在应用中都采用通用的键盘扫描器件是不现实的,需要单独设计成专用的小键盘。现代EDA(电子设计自动化)技术提供了一种很好的途径,利用VHDL硬件描述语言和FPG

2020-11-06 19:51