基于PD SOI工艺的高压NMOS器件工艺研究

上传：小册老浏览： 12 推荐： 0 文件：PDF 大小：337.75KB 上传时间：2020-10-28 02:51:04 版权申诉

摘要:由于PD SOI工艺平台的特殊性,P阱浓度呈现表面低、靠近埋氧高的梯度掺杂。常规体硅的高压N管结构是整个有源区在P阱里的,需要用高能量和大剂量的P注入工艺将漂移区的P阱反型掺杂,这在工艺上是不容易实现的。文章针对常规高压NMOS器件做了仿真,发现漂移区必须采用能量高达180 KeV、剂量6×1013以上的P注入才能将P阱反型,形成高压NMOS器件,这在工艺实现上不太容易。而采用漂移区在N阱里的新结构,可以避免将P阱上漂移区反型的注入工艺,在工艺上容易实现。通过工艺流片验证,器件特性良好。 1 引言 SOI技术减弱的短沟道效应、较为陡直的亚阈值斜率等优点在功率器件应用中并没有