EDA/PLD中的FPGA高速收发器设计原则
高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在FPGA中,成为解决这一问题的选择办法。 高速设计用FPGA 具备嵌入式数Gb收发器的低功耗FPGA架构,它能让设计人员利用高生产率的EDA工具提供实体层和逻辑层建构模块,研发出低成本的小型系统,使得设计师能够快速解决协议和速率的变化问题,以及为了提高性能和增加新功能时,必须进行设计修改所面临的重新编程问题,这些迫切需求的灵活性无法在ASIC和ASSP方案中获得。FPGA提
用户评论