EDA/PLD中的Coo1Runner II器件实现SCK时钟发生逻辑

此进程为SCK输出,逻辑,SCK与控制寄存器的CLKDIV、CPHA和CPOL位有关。SCK INT是内部SCK,用其来控制串行数据输出,是SPI控制状态机的同步时钟。当CPHA=1时,SCK_OUT=SCK_1;当CPHA=0时,SCK_OUT=SCK_0。CLK0_MASK和CLK1_MASK分另刂为CLK_0和CLK_1的输出控制信号。当没有数据传输时,SCK_0和SCK_1可以被关闭,如图所示。 如图 SCK时钟发生器 来源:ks99