EDA/PLD中的Coo1Runner II器件实现功能描述
I2C总线是一个通用的串行总线,仅有两个信号线,分别是SCL(时钟)和SDA(数据)。每一个连接到总线上的设备,无论是主设备还是从设备,均可以通过软件寻址。而且对于每一个设备,这个地址是惟一的。 本设计在Coo1Runner-II中实现,包含一个异步的微控制器接口(uC)和一个I2C接口,I2C可以被配置为方或从。此I2C控制器可以与系统中的微控制或微处理器互连,其原理框图如图所示。 如图 I2C总线控制器原理框图 来源:ks99
用户评论
相关推荐
EDA PLD中的Coo1Runner II器件实现功能描述系统图
NAND Flash存储器接口控制器的功能如下。 (1)NAND接口 NAND Flash是一种低成本、高性能且高密度非易失性存储器,被广泛地应用于MP3、MP4、PMP及数码相机等产品中。
PDF
323KB
2020-11-17 23:54
EDA PLD中的Coo1Runner II器件实现功能描述IDE控制器
本IDE控制器用Verilog语言描述,在XC2C256-7CPG132 CPLD中实现,适合手持产品的应用。DE控制器是一个异步并行数据传输接口,本设计中选用Intel的PXA270 CPU。但是设
PDF
112KB
2020-11-17 20:32
EDA PLD中的Coo1Runner II器件实现功能描述处理器的GPIO扩展
键盘在电子产品中的应用非常广泛,多数设计都是通过处理器的GPIO扩展,然而这会占用较多的I/O资源。随着按键数量的增多,对GP1O的需求也会增加。本节介绍一种键盘扩展方式,即用CoolRunner-I
PDF
114KB
2020-11-18 00:40
Coo1Runner II器件实现功能描述
I2C总线是一个通用的串行总线,仅有两个信号线,分别是SCL(时钟)和SDA(数据)。每一个连接到总线上的设备,无论是主设备还是从设备,均可以通过软件寻址。而且对于每一个设备,这个地址是惟一的。
PDF
75KB
2021-04-04 19:41
EDA PLD中的Coo1Runner II器件实现SCK时钟发生逻辑
此进程为SCK输出,逻辑,SCK与控制寄存器的CLKDIV、CPHA和CPOL位有关。SCK INT是内部SCK,用其来控制串行数据输出,是SPI控制状态机的同步时钟。当CPHA=1时,SCK_OUT
PDF
62KB
2020-11-17 21:33
EDA PLD中的CoolRunner II器件的时序模型描述
Coo1Runner-II器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类
PDF
181KB
2020-11-17 23:52
EDA PLD中的Coo1Runner II器件实现设计范例和实现CPLD设计
1.CPLD设计 本设计有VHDL和Verilog两种描述,CPLD首先译码系统命令,然后产生对NAND FLASH的相应操作。CPLD主要完成以下4个任务。 (1)解码读/写地址总线。 (2)
PDF
166KB
2020-11-18 03:06
Coo1Runner II器件实现功能描述系统图
NAND Flash存储器接口控制器的功能如下。 (1)NAND接口 NAND Flash是一种低成本、高性能且高密度非易失性存储器,被广泛地应用于MP3、MP4、PMP及数码相机等产品中。
PDF
408KB
2021-03-25 03:09
EDA PLD中的CoolRunner II器件的应用门控功能
在CPLD设计中,并不是所有的输入/输出脚始终都处于工作状态,有些甚至很少使用。而在CoolRunner-II总线应用时,有时并不需要访问总线。在这些情况下,可以利用门控(DataGATE)功能将这些
PDF
32KB
2020-11-17 20:29
EDA PLD中的Coo1Runner II器件实现设计范例和实现CPLD的原理图
CPLD的原理框图如图所示。 如图 CPLD的原理框图 行扫描线由移位寄存器输出驱动,在时钟ck的驱动下移位寄存器工作,同一时间只有一位行线为“0”。列线全部接有内部上拉,在没有键按下的情况下,
PDF
113KB
2020-11-17 20:32
Coo1Runner II器件实现功能描述IDE控制器
本IDE控制器用Verilog语言描述,在XC2C256-7CPG132 CPLD中实现,适合手持产品的应用。DE控制器是一个异步并行数据传输接口,本设计中选用Intel的PXA270 CPU。但是设
PDF
164KB
2021-04-04 19:42
Coo1Runner II器件实现功能描述处理器的GPIO扩展
键盘在电子产品中的应用非常广泛,多数设计都是通过处理器的GPIO扩展,然而这会占用较多的I/O资源。随着按键数量的增多,对GP1O的需求也会增加。本节介绍一种键盘扩展方式,即用CoolRunner-I
PDF
154KB
2021-03-25 03:09
EDA PLD中的CoolRunner II器件的逻辑结构
器件的工作速度利灵活的内部结构往往是设计者在选择器件时非常关心的因素,这些因素完全取决于逻辑器件的内部结构.CPLD的拓扑结构通常是一和“粗颗粒”的总线形式,即由较大逻辑块结构、内部互连总线、输入/输
PDF
75KB
2020-11-18 02:08
EDA PLD中的Spartan3器件结构描述
Spartan-3的逻辑结构和布局如图所示。 图 Spartan-3的逻辑结构和布局 从图中可以直观地看出,Spartan-3主要由可配置逻辑块(Configurable Logic Bloc
PDF
83KB
2020-11-18 00:04
EDA PLD中的CoolRunner II器件的设计范例及其实现
设计Smart Card读卡器使用Advanced Card System ACOS1,这是一种基于微处理器的卡。卡中的信息包括姓名、性别、状态、年龄和银行收支,性别、状态和年龄被编码在同一个记录中。
PDF
283KB
2020-11-17 20:18