EDA/PLD中的基于FPGA内部的FIFO设计

在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FIFO控制器, 强烈建议能够使用硬的HFO控制器的场合,直接的好处足节省逻辑资源和提高逻辑速度,对于绝大部分的HFO设计,推荐使用Xili coregm产生。这样可以保证功能正确,对于需要定制FIFO控制器的场合请小心。 下面将结合coregn来说明如何设计一个FIFO 产生FIFO时应使用coregen的FIFO generator,打开后显示如图1所示的对话框。 图1 FI