EDA/PLD中的典型ASIC设计主要流程

典型ASIC设计具有下列相当复杂的流程: 1) 、结构及电气规定。 2)、RTL级 典型ASIC设计具有下列相当复杂的流程: 1) 、结构及电气规定。 2)、RTL级代码设计和仿真测试平台文件准备。 3)、为具有存储单元的模块插入BIST(Design For test 设计)。 4)、为了验证设计功能,进行完全设计的动态仿真。 5)、设计环境设置。包括使用的设计库和其他一些环境变量。 6)、使用 Design Compiler工具,约束和综合设计,并且加入扫描链(或者JTAG)。 7)、使用 Design Compiler自带静态时序分析器,进行模块级静态时序分析