EDA/PLD中的时序逻辑等效性检查方法使设计风险降至最低
寄存器传输级(RTL)验证在数字硬件设计中仍是瓶颈。行业调研显示,功能验证占整个设计工作的70%。但即使把重点放在验证上面,仍有超过60%的设计出带需要返工。其主要原因是在功能验证过程中暴露出来的逻辑或功能瑕疵和缺陷等。显然,需要进一步改进验证技术。 设计团队一般采用系统模型进行验证。就验证来说,系统模型比RTL更具优势,比如系统模型易于开发且具有优异的运行时性能。挑战性在于如何在系统级验证和生成功能正确的RTL间建立起桥梁。一种称为时序逻辑等效性检查的方法具有桥接两者的能力,它是基于C/C++或SystemC编写的规范来对RTL实现进行形式验证。 本文将讨论商用图形处
用户评论
相关推荐
时序逻辑等效性检查方法使设计风险降至
寄存器传输级(RTL)验证在数字硬件设计中仍是瓶颈。行业调研显示,功能验证占整个设计工作的70%。但即使把重点放在验证上面,仍有超过60%的设计出带需要返工。其主要原因是在功能验证过程中暴露出来的逻辑
PDF
92KB
2021-02-25 18:10
基于时序逻辑等效性检查方法的RTL验证
寄存器传输级(RTL)验证在数字硬件设计中仍是瓶颈。行业调研显示,功能验证占整个设计工作的70%.但即使把重点放在验证上面,仍有超过60%的设计出带需要返工。其主要原因是在功能验证过程中暴露出来的逻辑
PDF
118KB
2020-11-29 03:41
EDA PLD中的EDA的时序图
时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系,它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上,我们可以看出各输入信号的种类,作用的先后,上升或
PDF
30KB
2020-11-17 23:56
EDA PLD中的FPGA时序收敛
您编写的代码是不是虽然在仿真器中表现正常,但是在现场却断断续续出错?要不然就是有可能在您使用更高版本的工具链进行编译时,它开始出错。您检查自己的测试平台,并确认测试已经做到 100% 的完全覆盖,而且
PDF
111KB
2020-11-06 19:44
EDA PLD中的逻辑器件的同步设计
在设计逻辑和电路时,经常会遇到这样的问题。即采用普通集成电路实现的设计移植到FPGA/CPLD逻辑器件时,其设计无法正常运行。另外,有些设计己经在逻辑器件申实现或通过了仿真测试。但经过重新布线设计后,
PDF
95KB
2020-11-17 22:32
EDA PLD中的PLD设计方法及步骤
1、PLD器件的设计步骤 1.1.电路逻辑功能描述 PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述,原理图描述是一种直观简便的方法,它可以将现有的小规模集成电路实现的功能直接用P
PDF
539KB
2020-11-06 20:07
EDA PLD中的在FPGA设计中时序就是全部
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧
PDF
58KB
2020-10-27 12:41
EDA PLD中的时序后析器
时序分析器Timing Analyzer是用来对设计进行时序分析的工具,也可以用来合看已有的时序报告,用户可以通过时序分析了解到约束满足或没有满足的原因,时序分析器的主要功能如下. (l)针对时
PDF
27KB
2020-11-17 22:13
EDA PLD中的Xplorer时序收敛技术
时序收敛(Timing Closure)指时序的不断逼近,原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程,以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的
PDF
40KB
2020-11-22 02:11
EDA PLD中的并行逻辑与串行逻辑
逻辑设计中经常会遇到并行和串行逻辑的概念,并行逻辑通常需要大量的逻辑块输入,如图1所示。采用并行逻辑后,可以减少逻辑的级数,从而改善设计的性能,提高器件工作速度。并行逻辑的速度提高是以器件的资源利用率
PDF
68KB
2020-11-17 21:17
EDA PLD中的可编程逻辑器件PLD表示方法
由于可编程逻辑器件的阵列结构特点,用以前所习惯的逻辑函数表示方法难以描述其内部电路,因此在 PLD中提出了一些新的逻辑约定。这些逻辑约定使PLD芯片内部的配置和逻辑图一一对应,并能把逻辑图与 真值表密
PDF
93KB
2020-11-17 07:13
EDA PLD中的基于PLD的CCD Sensor驱动逻辑设计
0 引 言 视觉信息是客观世界中非常丰富,非常重要的部分。随着多媒体系统的发展,图像传感器应用越来越广泛。不仅用于摄录像机,安保产品、数码相机及计算机镜头等,而且开始用于传统上的非视像产品,如移动
PDF
254KB
2020-11-10 13:35
EDA PLD中的实际应用的DDR时序
接下来我们会一步步地生成输入偏移约束,以便读者容易理解。图1描述了上升数据的时序,假定周期参数为5ns,占空比50%,所以半周期就是2.5ns。可以看到数据有效窗口只有2ns,因为相邻数据有250ps
PDF
137KB
2020-11-18 03:06
EDA PLD中的可编程逻辑器件中逻辑的实现方法
一个二进制函数的输出,可以用其输人函数的最小项之和来实现。因此,任一函数的输出就可以用图1所 示的积或两级逻辑电路来实现。这种方法同样适用于多输出的情况,而每个输出是由其自己的积项和来形 成,如图2所
PDF
229KB
2020-11-17 21:54
使移动电话存储子系统的功耗降至最低
随着移动电话向着具有丰富媒体功能的无线平台发展,对功率预算的控制是开发的重点。降低存储器的功耗可以显著延长移动电话的电池寿命。为了降低存储器的功耗,业界使用了两种不同的基于DRAM的存储器架构:本地执
PDF
103KB
2020-12-13 07:38