EDA/PLD中的基于高端FPGA的IC验证平台的PI分析

1 引言 大多数非FPGA类型的、高密度IC(如CPU)对去耦电容都有非常明确的要求。由于这些器件仅为执行特定的任务而设计,所以其电源电流需求是固定的,仅在一定范围内有所波动。然而,FPGA不具备这种属性。对于一个设计好的FPGA系统平台,在综合时,可以按设计需要的频率,跨越多个时钟域,运行几乎无限多的应用。由于无法确知一个新的FPGA设计的瞬态电流的变化情况,在设计FP-GA系统硬件平台的电源分配系统时,唯一的选择就是采用保守的最坏情况设计法。 在低噪声或高功率情况下,电源去耦网络必须根据瞬态电流的需求准确地度身定制,否则,接地反弹和电源噪声将超出FPGA的电平限值。高速电路的