基于FPGA的Viterbi译码器设计
摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2,l,7)Viterbi译码器,同时给出了时序仿真图。 0 引言 在现代通信系统中,要使信号能够更可靠地在信道中传输,往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响,以降低传输的误码率。这种方法叫做差错控制编码或纠错编码,其思想是在发送端的信息码元序列中增加一些监督码元,这些监督码与信码之间有一定的关系,接收端可以利用这种关系由信道译码
用户评论
相关推荐
基于FPGA的Viterbi译码器设计与实现
Design and Implementation of Viterbi Decoder Based on FPGA
RAR
0B
2019-06-23 08:22
基于FPGA的Viterbi译码器设计及实现
Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展,其高密度、低功耗、使用灵活、设计快速、成本
PDF
275KB
2020-08-30 04:56
EDA PLD中的基于FPGA的Viterbi译码器设计
摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Altera公
PDF
172KB
2020-11-08 12:11
基于Xilinx FPGA的高速Viterbi回溯译码器
摘 要:分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求,通过优化Viterbi译码器结构,在XilinxVirtexIIPFGA上实现了速率30Mb/s以上的256状态Viter
PDF
225KB
2021-02-06 12:25
基于FPGA的指针反馈式低功耗Viterbi译码器设计
为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系,并根据传统译码器初始译码状态从状态0延伸的特点,通过每
PDF
394KB
2020-09-01 06:22
EDA PLD中的基于FPGA的Viterbi译码器设计及实现
卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可
PDF
207KB
2020-10-27 12:48
基于FPGA的卷积码Viterbi译码器性能研究
卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根据接收码字自动检测和纠正信道传输引入的错误。由于FEC方式不需要反馈信道,译码实时性比较好,控
PDF
188KB
2020-10-19 18:25
一种基于FPGA的Viterbi译码器优化算法
1 引 言 由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法:门限译码、概率译码和Viterbi算法,其中Viterbi算法是一种基于网格图的似然译
PDF
206KB
2021-04-22 01:05
基于DSP的viterbi译码器的设计与实现
基于DSP的viterbi译码器的设计与实现
ZIP
0B
2019-09-06 15:18
一种Viterbi译码器的设计
阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程
PDF
0B
2019-07-18 03:31
eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究
eetop.cn_基于FPGA实现Viterbi译码器IPCore的技术研究
PDF
0B
2018-12-09 15:12
HDTV接收机吕Viterbi译码器的FPGA实现
高清晰度数字电视(HDTV)技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国的科技综合实力,蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用(CMOFDM)传输系统以其
PDF
94KB
2020-08-09 09:39
EDA PLD中的一种基于FPGA的Viterbi译码器优化算法
1 引 言 由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法:门限译码、概率译码和Viterbi算法,其中Viterbi算法是一种基于网格图的最大似
PDF
166KB
2020-11-10 17:48
卷积编码及基于DSP的Viterbi译码器设计caj格式
卷积编码及基于DSP的Viterbi译码器设计论文，北方工业大学硕士毕业论文 caj格式
CAJ
0B
2019-03-03 18:24
基于fpga的38译码器的设计
译码器设计一、实验目的:1、通过3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。2、掌握组合逻辑电路的静态测试方法。3、初步了解可编程器件设计的全过程。二、实验要求:1、采用原理图输入设计。2、
zip
0B
2019-07-05 22:28