基于vhdl语言秒表的设计

秒表的设计VHDL语言

用VHDL语言实现秒表的设计，自顶向下的思想，有秒、分计数、数码扫描显示输出

TXT

0B

2019-05-21 23:46

VHDL语言设计的秒表

使用Quartus II对本设计进行编译和仿真。首先创建工程,使用文本编辑器输入本设计的所有模块的源程序,把G-1DE.vhd设为顶层文件。把本设计中的所有设计文件添加进工程后,先对每个模块进行编译纠

RAR

0B

2018-12-07 17:10

基于VHDL的秒表设计

基于VHDL的秒表课程设计EDA课程设计

DOC

0B

2019-05-28 01:49

基于vhdl的秒表设计

分模块设计，基于vhdl的秒表设计，，基于quartus9.0版本设计的秒表，可启动暂停，适合于初学者，

RAR

0B

2019-07-07 23:06

基于VHDL语言的EDA秒表作业设计

基于VHDL语言的EDA秒表作业设计，包括分频、秒表主体和数码管显示译码器，附有工程文件和管脚信息（EDA大作业西电02105143）

RAR

0B

2019-09-07 02:07

vhdl基于秒表设计

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

DOC

0B

2018-12-07 17:10

基于VHDL语言秒表的代码

本人写的VHDL秒表的代码，全部模块化，格式简介明了

VHD

0B

2018-12-07 17:10

用VHDL语言设计的秒表

本来有一个完整的报告，包括原理分析、原理图和仿真结果的，但是后来格盘的时候丢了，现在只有程序了。

DOC

0B

2019-05-21 23:47

基于quartus的秒表设计VHDL

VHDL Quartus 计数器 秒表 完整程序及仿真文件

RAR

0B

2018-12-07 17:10

基于VHDL的数字秒表的设计

含所有模块程序及注解， 也有原理图文件， 仿真图文件， 对仿真做了分析， 有时、分、秒、毫秒功能， 启停键， 清零键。

RAR

0B

2018-12-07 17:10

VHDL语言课程设计_秒表设计

VHDL语言课程设计-秒表设计 一、实验目的： 秒表的逻辑结构比较简单，它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲，

DOC

0B

2018-12-07 17:10

基于cpld的数字秒表设计vhdl

1.熟悉简单的VHDL程序，掌握相关的EDA知识。2.了解交通灯的设计原理。3.通过学习掌握程序设计思路及运用VHDL语言的控制

RAR

0B

2019-12-30 14:26

数字秒表数字秒表的VHDL语言的程序设计

数字秒表的VHDL语言的程序设计EDA2008-06-1522:14阅读675评论2字号：大中小数字秒表的VHDL语言的程序设计本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专

DOC

0B

2019-05-28 01:49

VHDL秒表设计

该秒表采用层次原理图发设计，每个模块在一个独立的项目文件夹中生成一个原理图模块，将多个每个模块的代码跟原理图复制到顶层项目中，在顶层项目中布线连接。

RAR

0B

2019-09-07 02:07

vhdl设计秒表

vhdl设计的简单秒表，基于QUARTUS2

RAR

0B

2018-12-07 17:10