verilog基于fifo的串口通信模块
基于fifo的串行通信模块，两个串口，一个跟上位机通信，一个跟下位机通信，调试成功。
用户评论
相关推荐
基于FPGA的串口通信程序Verilog带FIFO testbench
基于FPGA的RS232串口通信程序，Verilog程序带FIFO，带testbench程序。
RAR
0B
2019-04-15 09:02
基于verilog的带fifo的串口设计
使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。
RAR
0B
2019-01-09 20:18
verilog实现串口通信含fifo很好用
verilog 实现串口通信 含fifo,很好用！ 将你要发送的数据直接根fifo接口就可以了， 串口通信变的想读写存储器那么简单！
RAR
0B
2019-04-12 08:51
基于verilog的串口通信程序
基于verilog的串口通信程序，适合初学者学习！
TXT
0B
2020-02-12 00:03
基于fpga串口通信verilog
基于fpga串口通信代码，verilog代码编写，实现数据收发
ZIP
0B
2019-05-21 17:12
基于verilog的同步fifo
基于verilog的同步fifo ，先进先出，后进后出，同步读写，测试可用
RAR
0B
2019-01-15 16:34
不带FIFO的Uart串口verilog工程
quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，参考了www.fpga4fun.com网站的资料
QAR
0B
2019-04-13 13:28
基于Verilog语言的uart串口通信
基于Verilog语言的uart串口通信程序，压缩文件。
RAR
0B
2020-04-27 18:15
带有单时钟fifo的串口Verilog代码
quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个单时钟的FIFO，供大家一起学习和参考
QAR
0B
2019-04-12 08:52
带有双时钟fifo的串口Verilog代码
quartus上用verilog写的串口代码，分为收和发模块，例化的时候可以配置波特率，输入时钟和停止位等参数，默认8位数据，1个停止位，收和发模块之间插入了一个跨时钟域的FIFO，供大家一起学习和参
其他文档
0B
2019-09-27 16:48
verilog实现的带FIFO的UART模块
verilog实现的带FIFO的UART模块，代码风格良好，模块化，具有较高的参考价值。
RAR
0B
2019-04-28 14:16
基于Verilog的异步FIFO设计
本设计是基于Verilog的异步FIFO的设计，所需的RAM由IPcore例化而来，不是自己设计的，因而时序性要好。同时读写位宽不一样。写位宽为8bit，读位宽为32bit。
ZIP
0B
2019-09-27 22:49
verilog串口通信
verilog实现串口UART通信，包括接收和发送程序。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
TXT
0B
2019-01-13 17:52
基于verilog的串口接收发送模块
这是verilog的串口，收发功能，代码已经通过测试，适合初学者
RAR
0B
2019-09-05 02:06
基于VERILOG异步FIFO结构
基于VERILOG异步FIFO结构 新人可以看看把 IC
PDF
0B
2019-01-10 12:01